컴퓨터 구조론 5장 연습문제 풀이
페이지 정보
작성일 19-05-11 22:42
본문
Download : 컴퓨터 구조론 5장 연습문제 풀이.hwp
5-2 256K × 4 비트 RAM에 대한 블록선도를 그리고, 필요한 주소 선의 수를 구하라.
주소 버스
CS
RD
WR
AD0-17
256K × 4
RAM
칩 선택신호
4
18
읽기 신호
쓰기 신호
데이터 버스
주소 선의 수 : 18개(256 〓 28, 1K 〓 210 이므로 256K 〓 218이다.
컴퓨터 구조론 5장 연습문제 풀이
컴퓨터,구조론,5장,연습문제,풀이,기타,레포트
연습문제
5-1 두 계층으로 이루어진 기억장치시스템에서 첫 번째 계층의 기억장치 액세스 시간이 40ns이고, 두 번째 계층의 기억장치 액세스 시간은 400ns이다.)
5-3 다음과 같은 조직을 가진 RAM의 첫 번째 기억장소의 주소와 마지막 기억장소의 주소를 각각 16진수로 표기 하라.
(1) 512 × 8 비트 조직
첫 번째 기억장소의 주소 : 000H
마지막 기억…(생략(省略))
순서
Download : 컴퓨터 구조론 5장 연습문제 풀이.hwp( 26 )
설명
컴퓨터 구조론 5장 연습문제 풀이 , 컴퓨터 구조론 5장 연습문제 풀이기타레포트 , 컴퓨터 구조론 5장 연습문제 풀이
컴퓨터 구조론 5장 연습문제 풀이
레포트/기타
다.
(1) 첫 번째 계층의 기억장치에 대한 적중률이 90%일 때, 平均(평균) 기억장치 액세스 시간을 구하라.
(0.9 × 40ns) + (0.1 × 400ns) 〓 76ns
(2) 첫 번째 계층의 기억장치에 대한 적중률이 0%부터 20% 간격으로 100%까지 변할 때의 平均(평균) 기억장치 액세스 시간들을 구하여 그래프를 그리고, 결과에 대하여 說明(설명) 하라. 단, 그래프의 x축은 적중률, y축은 액세스 시간으로 한다.
0%일 때 : (0 × 40ns) + (1 × 400ns) 〓 400ns
20%일 때 : (0.2 × 40ns) + (0.8 × 400ns) 〓 328ns
40%일 때 : (0.4 × 40ns) + (0.6 × 400ns) 〓 256ns
60%일 때 : (0.6 × 40ns) + (0.4 × 400ns) 〓 184ns
80%일 때 : (0.8 × 40ns) + (0.2 × 400ns) 〓 112ns
100%일 때 : (1 × 40ns) + (0 × 400ns) 〓 40ns
40ns
112ns
184ns
256ns
328ns
400ns
적중률이 0%에서 20%씩 증가 할 때 마다 액세스 시간은 72ns만큼 줄어든다.
